五十年前，大約 98% 的焊線收益率被認(rèn)為是可以接受的，但今天這個(gè)指標(biāo)是無法容忍的。當(dāng)時(shí)，大多數(shù) IC 只有 8-10 個(gè) IO，鍵合機(jī)是手動操作的，缺失的焊點(diǎn)可以在封裝從鍵合機(jī)上移除之前進(jìn)行返工。 2008年以后每顆芯片有數(shù)萬個(gè)Io，需要使用高速鍵合機(jī)（每秒鍵合12根線以上），也面臨著全球范圍內(nèi)激烈的市場競爭。

因此，在器件高性能和成本的驅(qū)動下，現(xiàn)代制造強(qiáng)調(diào)引線鍵合的高成品率。在組裝封裝過程中，通常要求每個(gè)制造環(huán)節(jié)（如劃片、裸片鍵合、引線鍵合、塑封、表面貼裝等）都具有較高的成品率。在芯片組裝的所有環(huán)節(jié)中，引線鍵合（或其他互連方式）對器件良率的影響很大，因?yàn)槊總€(gè)芯片上有大量的I/O，每根引線有兩個(gè)鍵合點(diǎn)。

此外，如果互連失敗并損壞芯片（形成凹坑），往往會導(dǎo)致封裝丟失或返工困難，這在目前的生產(chǎn)速度和經(jīng)濟(jì)成本情況下是令人望而卻步的。因此，為提高器件封裝良率，應(yīng)著力提高互連良率速度。

一些自動鍵合機(jī)可以實(shí)現(xiàn) 30um 間距的鍵合，但目前還沒有這種間距的芯片可用。隨著間距的減小，鍵合線的線徑也應(yīng)相應(yīng)減小。在更細(xì)線徑的需求下，適用的Au線徑達(dá)到15um。因此，細(xì)間距焊線應(yīng)運(yùn)而生。與早期可接受的間距鍵合相比，細(xì)間距鍵合幾乎在每個(gè)維度上都需要更多的規(guī)劃和更高的成本。

實(shí)現(xiàn)這一點(diǎn)的基礎(chǔ)設(shè)施是巨大的，并且在可預(yù)見的未來沒有新的互連方法可以取代它們，因此大多數(shù)芯片將繼續(xù)使用引線鍵合互連方法。倒裝芯片 (C-4) 和光子互連等未知技術(shù)將用于先進(jìn)的設(shè)備制造，其市場份額將增加。

目前，大批量生產(chǎn)中焊線良率損失的典型值在 25 至 100ppm 范圍內(nèi)，部分低于 20ppm。為了實(shí)現(xiàn)這個(gè)低值，必須深入了解影響債券收益率和可靠性的所有因素（因?yàn)樗鼈兌际窍嗷リP(guān)聯(lián)的）。